Doc et No. 239479US2

IN RE APPLICATION OF: Toshiki KANAMOTO, et al.

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

GAU:

SERIAL NO: NEW APPLICATION			EXAMINER:		
FILED:	HEREWITH			•	
FOR:	PARASITIC CAPACITANCE EXTRACTING DEVICE AND METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT				
REQUEST FOR PRIORITY					
	ONER FOR PATENTS RIA, VIRGINIA 22313				
SIR:					
	efit of the filing date of U.Sns of 35 U.S.C. §120 .	. Application Serial Number	, filed	, is claimed pursuant to the	
☐ Full bene §119(e) :		J.S. Provisional Application(s) Application No.	is claimed p Date F	oursuant to the provisions of 35 U.S.C. Ciled	
	nts claim any right to priori isions of 35 U.S.C. §119, a		ations to whi	ch they may be entitled pursuant to	
In the matter	of the above-identified app	olication for patent, notice is he	ereby given t	hat the applicants claim as priority:	
COUNTRY Japan		APPLICATION NUMBER 2003-030376		IONTH/DAY/YEAR ebruary 7, 2003	
Certified cop	oies of the corresponding Co	onvention Application(s)			
are su	ubmitted herewith				
☐ will be submitted prior to payment of the Final Fee					
☐ were filed in prior application Serial No. filed					
☐ were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.					
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and					
☐ (B) Application Serial No.(s)					
☐ are submitted herewith					
	will be submitted prior to	payment of the Final Fee			
			Respectfully	y Submitted,	
				PIVAK, McCLELLAND, NEUSTADT, P.C.	
\$ (884) 8 pas in 118			1.	Jmm MG Maus	
			Marvin J. Spivak		
			Registration No. 24,913		
228	3 0			· MacClulland	

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03) C. Irvin McClelland Registration Number 21,124

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 2月 7日

出願番号

Application Number:

特願2003-030376

[ST.10/C]:


[JP2003-030376]

出 願 人
Applicant(s):

三菱電機株式会社

2003年 2月28日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

542731JP01

【提出日】

平成15年 2月 7日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/66

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

金本 俊幾

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

池田 洋一

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100089233

【弁理士】

【氏名又は名称】

吉田 茂明

【選任した代理人】

【識別番号】

100088672

【弁理士】

【氏名又は名称】

吉竹 英俊

【選任した代理人】

【識別番号】

100088845

【弁理士】

【氏名又は名称】 有田 貴弘

【手数料の表示】

【予納台帳番号】 012852

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法 【特許請求の範囲】

【請求項1】 ダミー配線パターンモデルを含む多層構造の配線パターンを 規定した配線パターンライブラリから前記ダミー配線パターンモデルを抽出し、 該ダミー配線パターンモデルを置換絶縁体に置換し、前記置換絶縁体に付随する 寄生容量の寄生容量値を前記ダミー配線パターンモデルに対応させた寄生容量値 情報を求める寄生容量値情報算出手段を備え、前記置換絶縁体は、前記ダミー配 線パターンモデルから他の層の配線パターンを絶縁分離する層間絶縁膜の誘電率 よりも高い誘電率を有し、

寄生容量抽出対象の半導体集積回路を規定するレイアウトパターンデータ及び 前記ダミー配線パターン抽出用の抽出ルールを受け、前記レイアウトパターンデ ータから前記ダミー配線パターンを抽出し、前記寄生容量値情報に関連した情報 に基づき、抽出した前記ダミー配線パターンに対応する寄生容量値を抽出する寄 生容量抽出手段をさらに備える、

半導体集積回路の寄生容量抽出装置。

【請求項2】 請求項1記載の半導体集積回路の寄生容量抽出装置であって

前記寄生容量値情報を回帰分析し、前記ダミー配線パターンモデルに関連した 寸法を規定するモデル寸法情報と前記寄生容量値を対応させた回帰式情報を得る 回帰分析手段をさらに備え、

前記寄生容量抽出手段は、前記レイアウトパターン及び前記抽出ルールに基づき前記ダミー配線パターンに関連した寸法情報を求め、前記回帰式情報の前記モデル寸法情報を参照して、前記寸法情報に対応した寄生容量値を抽出する手段を含む、

半導体集積回路の寄生容量抽出装置。

【請求項3】 請求項1記載の半導体集積回路の寄生容量抽出装置であって

前記寄生容量抽出手段は、前記レイアウトパターン及び前記抽出ルールに基づ

き前記ダミー配線パターンを求め、該ダミー配線パターンと前記寄生容量値情報 内の前記ダミー配線パターンモデルとをパターン照合して、パターン照合結果に 基づき寄生容量値を抽出する手段を含む、

半導体集積回路の寄生容量抽出装置。

【請求項4】 請求項1ないし請求項3のうち、いずれか1項に記載の半導体集積回路の寄生容量抽出装置であって、

前記レイアウトパターンデータは既に前記ダミー配線パターンが挿入されたレイアウトパターンデータとして前記寄生容量抽出装置に入力される、

半導体集積回路の寄生容量抽出装置。

【請求項5】 請求項1ないし請求項3のうち、いずれか1項に記載の半導体集積回路の寄生容量抽出装置であって、

前記ダミー配線パターンが挿入されていないダミー配線パターン抜きレイアウトパターンデータ及び前記ダミー配線パターンの挿入基準を規定したダミー配線パターン挿入基準情報を受け、前記ダミー配線パターン挿入基準情報に基づき、前記ダミー配線パターン抜きレイアウトパターンデータに前記ダミー配線パターンを挿入するダミー配線パターン挿入手段をさらに備え、

前記寄生容量抽出手段は、前記レイアウトパターンデータとして、前記ダミー 配線パターン抜きレイアウトパターンデータに前記ダミー配線パターン挿入手段 によって前記ダミー配線パターンが挿入されたデータを受ける、

半導体集積回路の寄生容量抽出装置。

【請求項 6】 (a) 多層構造の配線パターン及びダミー配線パターンを含む 寄生容量抽出対象の半導体集積回路のレイアウト構造を規定したレイアウトパタ ーンデータを受け、該レイアウトパターンデータから前記ダミー配線パターンを 抽出するステップと、

- (b) 前記ダミー配線パターンを置換絶縁体に置換するステップとを備え、前記 置換絶縁体は、前記ダミー配線パターンから他の層の配線パターンを絶縁分離す る層間絶縁膜の誘電率よりも高い誘電率を有し、
- (c) 前記置換絶縁体に置き換えられた前記レイアウトパターンデータによって 規定される回路に基づき、前記置換絶縁体に付随する寄生容量の寄生容量値を抽

出するステップをさらに備える、

半導体集積回路の寄生容量抽出方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は半導体集積回路の寄生容量抽出方法に関し、特にダミー配線(以下、「フィルメタル」と称す)を有する半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法に関する。

[0002]

【従来の技術】

フィルメタルを有する半導体集積回路の寄生容量抽出方法として特許文献1に開示された方法がある。この方法は、半導体集積回路レイアウトの配線混雑度を算出し、この配線混雑度と半導体集積回路の配線領域にダミー配線が配置される配線混雑度とを比較して、配線混雑度を算出した配線領域が、ダミー配線が配置される配線領域であるか否かを判定し、ダミー配線が配置されると判定された配線領域に対して、ダミー配線が配置された場合の回路レイアウトを想定し、この想定された回路レイアウトを含む半導体集積回路レイアウトから寄生容量を抽出する方法である。

[0003]

【特許文献1】

特開2002-149739号公報

[0004]

【発明が解決しようとする課題】

従来の半導体集積回路の寄生容量抽出方法は以上のように行われているため、 以下の(1), (2)で示す問題点があった。

[0005]

(1) フィルメタルが挿入されたレイアウトから寄生容量を抽出した場合、回路網のノード数及び素子数の増大を招き、回路解析時間が増大する。

[0006]

(2) フィルメタルを挿入した場合、フィルメタルの抽出時あるいは回路解析の 前処理時において、フィルメタルのノードと接地レベルとの間に大きな抵抗を挿 入することにより回路解析を可能としたが、現実には存在しないフィルメタルに おける電荷の流入及び流出により過渡解析の精度低下を招いていた。

[0007]

この発明は上記問題点を解決するためになされたもので、フィルメタルを有する半導体集積回路を対象とし、回路解析精度を維持しつつ、回路解析時間の削減を図った半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法を得ることを目的とする。

[0008]

【課題を解決するための手段】

この発明に係る請求項1記載の寄生容量抽出装置は、ダミー配線パターンモデルを含む多層構造の配線パターンを規定した配線パターンライブラリから前記ダミー配線パターンモデルを抽出し、該ダミー配線パターンモデルを置換絶縁体に置換し、前記置換絶縁体に付随する寄生容量の寄生容量値を前記ダミー配線パターンモデルに対応させた寄生容量値情報を求める寄生容量値情報算出手段を備え、前記置換絶縁体は、前記ダミー配線パターンモデルから他の層の配線パターンを絶縁分離する層間絶縁膜の誘電率よりも高い誘電率を有し、寄生容量抽出対象の半導体集積回路を規定するレイアウトパターンデータ及び前記ダミー配線パターン抽出用の抽出ルールを受け、前記レイアウトパターンデータから前記ダミー配線パターンを抽出し、前記寄生容量値情報に関連した情報に基づき、抽出した前記ダミー配線パターンに対応する寄生容量値を抽出する寄生容量抽出手段をさらに備えている。

[0009]

この発明に係る請求項6記載の半導体集積回路の寄生容量抽出方法は、(a)多層構造の配線パターン及びダミー配線パターンを含む寄生容量抽出対象の半導体集積回路のレイアウト構造を規定したレイアウトパターンデータを受け、該レイアウトパターンデータから前記ダミー配線パターンを抽出するステップと、(b)前記ダミー配線パターンを置換絶縁体に置換するステップとを備え、前記置換絶

縁体は、前記ダミー配線パターンから他の層の配線パターンを絶縁分離する層間 絶縁膜の誘電率よりも高い誘電率を有し、(c) 前記置換絶縁体に置き換えられた 前記レイアウトパターンデータによって規定される回路に基づき、前記置換絶縁 体に付随する寄生容量の寄生容量値を抽出するステップをさらに備えている。

[0010]

【発明の実施の形態】

<前提技術>

まず、本発明の理解を容易にするため、前提技術であるフィルメタル挿入について説明する。半導体集積回路へのフィルメタル挿入は、マスク作成の前段階において配線密度の均一化等を目的として行われる。このフィルメタルは、高集積化された半導体集積回路内の個別素子と異なり、他の素子から電気的に分離されている。このフィルメタルには、配線容量及び配線抵抗等に代表される寄生素子が付随する。

[0011]

図14はフィルメタル多層構造を示す断面図である。同図の例では、3層構造の最上層に配線要素 L 1 、最下層に配線要素 L 2 、中間層にダミーの配線要素であるフィルメタル要素 f $1 \sim f$ 3 を形成している。

[0012]

図15は図14の構造による寄生容量形成状況を示す説明図である。図16は図15で示した寄生容量を含めた配線要素L1,L2間の等価回路を示す回路図である。これらの図に示すように、配線要素L1とフィルメタル要素 f 1~f 3(図16ではノードとして示す)それぞれとの間に寄生容量C11~C13が形成され、配線要素L2とフィルメタル要素 f 1~f 3 それぞれとの間に寄生容量 C21~C23が形成される。また、フィルメタル要素 f 1,f 2間に寄生容量 CC12が形成され、フィルメタル要素 f 2,f 3間に寄生容量 CC12が形成され、フィルメタル要素 f 2,f 3間に寄生容量 CC12が形成され、フィルメタル要素 f 2,f 3間に寄生容量 CC12が形成され、フィルメタル要素 f 2,f 3 間に寄生容量 CC23が形成される。

[0013]

このように、配線間にフィルメタルを挿入することにより、多くの寄生容量が 発生するため、前述した(1)の問題点が生じる。フィルメタルは配線混雑度の低 い箇所に数 μ 角で非常に多数配置(数十万~数百万個) されている。

[0014]

したがって、全てのフィルメタルに付随する寄生容量を抽出し、フィルメタルにこれらの寄生容量を含めた回路網が最終的に生成されることになる。この回路網をSPICE等の回路シミュレーションで過渡解析を行う場合、(1)の問題点は非常に大きなものとなっている。

[0015]

図17はフィルメタル要素の抵抗補間処理例を示す説明図である。同図に示すように、フィルメタル要素 f 1~f 3 は接地レベルへ直流で導通する経路をもたないため、SPICE系の過渡解析を行えない。この問題を回避すべく、フィルメタル要素 f 1~f 3と接地レベル間に抵抗値の大きな抵抗R1~R3を挿入している。しかしながら、抵抗R1~R3を挿入した場合、フィルメタルにおける電荷の流入及び流出により、過渡解析の精度低下を招くという(2)の問題点が生じていた。すなわち、フィルメタルと接地レベルとの間に値の大きな抵抗を挿入すると実際の半導体集積回路よりも過大に寄生容量を見積もってしまうため、実際の半導体集積回路の精度を正確に見積もれないという問題があった。また、抵抗R1~R3を挿入する分、前述した(1)の問題点を増長させてしまう。

[0016]

<実施の形態1>

図1はフィルメタル部分と配線との間に寄生容量の状態を示す説明図である。フィルメタル要素 f 1は配線要素 L 1, L 2と絶縁分離すべく、フィルメタル要素 f 1, 配線要素 L 1 間に絶縁 R 1 が介挿され、フィルメタル要素 R 1, 配線要素 R 2 間に絶縁 R 2 が介挿される。

[0017]

したがって、前提技術で説明したように、配線要素L 1 , 絶縁層 1 及びフィルメタル要素 f 1 によって寄生容量C 1 1 が形成され、配線要素L 2 , 絶縁層 2 及びフィルメタル要素 f 1 によって寄生容量C 1 2 が形成される。なお、絶縁層 1 の誘電率が誘電率 ϵ_1 、絶縁層 2 の誘電率が誘電率 ϵ_2 であり、寄生容量C 1 1 , C 1 2 の寄生容量値は誘電率 ϵ_1 , 誘電率 ϵ_2 等によって決定される(以降、説明

の都合上、寄生容量C11, C12の容量値をそのままC11, C12とする。)。その結果、配線要素L1, L2間の容量CL1の容量値は、{C11+C12}となる。フィルメタル挿入時は前述したように接地レベルとの間に抵抗値の大きな抵抗をさらに挿入するため、上記(2)の問題が生じるのは既に述べた通りである。

[0018]

一方、フィルメタル要素 f 1 は導体である配線材料で形成されるため内部は等電位であり、フィルメタル要素 f 1 の電場 E_f の大きさは "0"となる。

[0019]

図2は実施の形態1による半導体集積回路の寄生容量抽出方法におけるフィルメタル置換処理を示す説明図である。同図に示すように、図1のフィルメタル要素 f 1を置換絶縁体3に置き換えている。その結果、寄生容量C11, C12に代わって、配線要素L1, 配線要素L2間に絶縁層1, 置換絶縁体3, 及び絶縁層2が介挿された寄生容量CL2が構成される。

[0020]

置換絶縁体 3 は、絶縁層 1 , 2 の誘電率 ϵ 1 , ϵ 2 に比べて十分大きい誘電率 ϵ 3 (比誘電率が 1 0 0 以上)を有している。したがって、置換絶縁体 3 は金属と同様に電界を打ち消す作用が大きいため、フィルメタル要素 f 1 の場合に比べて電東密度 ϵ E の保存により、置換絶縁体 3 中の電場 E 3 はほぼ "0" となり、実質的にフィルメタルが存在した場合と等価な電界が得られる。

[0021]

すなわち、絶縁層 1 、絶縁層 2 及び絶縁層 3 の誘電率を ϵ_1 , ϵ_2 , 及び ϵ_3 、電場を E_1 , E_2 及び E_3 としたとき、 ϵ_1 E_1 = ϵ_2 E_2 = ϵ_3 E_3 の関係が成立し、 ϵ_3 >> ϵ_1 , ϵ_2 が成立するため、電場 E_3 がほぼ "0"となる。

[0022]

その結果、図3の等価回路に示すように、フィルメタル要素 f 1 を置換絶縁体3 に置き換えた後は、配線要素 L 1, L 2 の J ード N 1, N 2 間に 1 つの寄生容量 C L 2 の みが形成されることになり、寄生容量 C L 2 の 容量値は(C 1 1 + C 1 2)となる。

[0023]

図4は図1の寄生容量C11, C12からなる等価回路を示す回路図である。同図に示すように、配線要素L1, L2のノードN1, N2間に寄生容量C11, C12が直列に接続され、寄生容量C11, C12間のノードN3がフィルメタル要素f1となる。

[0024]

図3と図4との比較から明らかなように両者は回路的に等価である。さらに、フィルメタル要素 f 1を置換絶縁体3に置き換えることによりフィルメタル要素 f 1が存在しなくなるため、寄生容量数を2から1に減少させるとともに、ノード数も3から2に減少させることができる。

[0025]

また、置換絶縁体3に置換後の構成は、図17で示したような高抵抗値の抵抗 の挿入は必要なくなるため、その分、回路解析精度が向上する。

[0026]

図5は実施の形態1による半導体集積回路の寄生容量抽出方法を示すフローチャートである。

[0027]

同図を参照して、ステップS1で半導体集積回路を規定するレイアウトパターン等の情報からフィルメタルパターン(ダミー配線パターン)を抽出する。そして、ステップS2で抽出したフィルメタルパターンを置換絶縁体に置換する。その後、ステップS3で置換絶縁体に置換後の半導体集積回路に基づき、置換絶縁体3に付随した寄生容量の寄生容量値を抽出する。

[0028]

このように、実施の形態1では、フィルメタルパターンを置換絶縁体に置換した半導体集積回路に対して寄生容量(値)の抽出を行うため、前述したように寄生容量数及びノード数を大幅に削減することができ、寄生容量の解析時間を含む回路解析時間を大幅に削減することができる。また、置換絶縁体に置換前後の半導体集積回路の等価性は維持されるため、寄生容量の解析精度を含む回路解析精度を劣化させることはない。

[0029]

<実施の形態2>

図6はこの発明の実施の形態2である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。

[0030]

同図に示すように、電磁界解析手段11は配線縦構造情報31及び配線パターンライブラリ32の情報を受ける。

[0031]

配線パターンライブラリ32には多くのバリエーションの配線パターンが予め 登録されており、配線パターンにはフィルメタルパターンも含まれる。配線縦構 造情報31には寄生容量抽出対象となる半導体集積回路が用いる各配線層の厚さ 、酸化膜等の層間絶縁層の誘電率等の実際の製造プロセスにおける配線の縦構造 を規定する情報である。

[0032]

以下、図14を例に挙げて、配線縦構造情報31と配線パターンライブラリ32の一例を説明する。配線パターンライブラリ32は、配線要素L2を含む第1層配線パターン、フィルメタル要素f1~f3を含む第2層配線パターン、配線要素L1を含む第3層配線パターンが多様な組合せで登録されており、通常の配線パターンとフィルメタルパターンとを識別する情報も付加されている。一方、配線縦構造情報31は、配線要素L1,L2及びフィルメタル要素f1~f3の膜厚、配線要素L1,L2とフィルメタル要素f1~f3との間の層間絶縁膜の膜厚、誘電率等の情報を意味する。

[0033]

したがって配線縦構造情報31及び配線パターンライブラリ32より得られる情報により、電磁界解析手段11は、フィルメタルパターンを含む配線パターンの3次元構造を正確に認識することができる。

[0034]

電磁界解析手段11は配線縦構造情報31及び配線パターンライブラリ32の情報に基づき電磁解析を行い、フィルメタルパターンを高誘電率の絶縁体に置換

し、最終的に、フィルメタルパターンを高誘電率の絶縁体に置換して求めた、当該絶縁体に付随する寄生容量の寄生容量値と、配線パターンライブラリ32中のフィルメタルパターン(モデル)とを対応づけた寄生容量値情報を容量値データベース33に蓄積する。このように、電磁界解析手段11は寄生容量値情報算出手段として機能する。

[0035]

例えば、図14に示すような配線要素L1,L2及びフィルメタル要素f1の3次元構造が認識されると、図3に示すような寄生容量CL2の寄生容量値を上記図14で示す3次元レイアウト構造に対応させて寄生容量値情報が電磁界解析手段11によって生成される。

[0036]

回帰分析手段12は容量値データベース33に蓄積された寄生容量値情報に基づき回帰分析を行い、フィルメタルパターン及びそれに関連する配線パターンより得られる配線長、配線幅及び配線間隔等の(モデル)寸法情報から寄生容量値を導き出すための回帰式情報を回帰式データベース36に蓄積する。

[0037]

寄生容量抽出手段13はレイアウトパターンデータ34、抽出ルール35及び 回帰式データベース36の回帰式情報を受ける。

[0038]

レイアウトパターンデータ34はフィルメタルパターンを含んだ寄生容量抽出対象となる半導体集積回路のレイアウトパターンを規定するデータである。抽出ルール35はレイアウトパターンデータ34で規定されるレイアウトパターンに対応した回路接続情報及びフィルメタルパターンの抽出ルールを規定している。すなわち、抽出ルール35は、接続ピン(入出力ピン)の位置、配線接続情報、及び半導体集積回路の構成要素の位置、寸法、形状、種類等を回路情報として規定する。なお、半導体集積回路の構成要素としては、デバイス、金属層(配線層)、ビアホール等がある。抽出ルール35は、さらに、上記回路接続情報に基づきフィルメタルパターンを抽出するためのルールが規定されている。

[0039]

寄生容量抽出手段13は、レイアウトパターンデータ34及び抽出ルール35 に基づきフィルメタルパターンを抽出しながら、フィルメタルパターンに関連したパターンの配線幅及び配線間隔等の寸法情報に回帰式情報の回帰式を適用しながら、置換絶縁体に付随する寄生容量の寄生容量値を求めて寄生容量情報37を出力する。寄生容量抽出手段13の処理は例えばプログラムをコンピュータ等で実行させることにより実現する。

[0040]

図7は実施の形態2の寄生容量抽出装置による寄生容量抽出処理を示すフロー チャートである。

[0041]

[0042]

そして、ステップS12で、電磁界解析手段11は、フィルメタルパターン(モデル)を高誘電率の絶縁層に置換する。置換した状態のレイアウトパターンにおける寄生容量値を算出して容量値データベース33に登録する。なお、配線パターンライブラリ32は多種多様な配線パターンが登録されている。例えば、図14の例では、配線要素L1,L2及びフィルメタル要素f1~f3それぞれの配線幅、配線長、フィルメタル要素f1,f2間、f2,f3間の間隔等を違えながら多様な配線パターンが登録されており、多様な配線パターン中のフィルメタルパターン(モデル)それぞれに対応する形で寄生容量値が求められる。

[0043]

その後、ステップS13で、回帰分析手段12は、容量値データベース33より得られる寄生容量値に基づき回帰分析を行い、多層配線の影響、配線の形状、 寸法及び位置の影響等を含む(モデル)寸法情報に基づく回帰式を得、回帰式情 報を回帰式データベース36に登録する。

[0044]

そして、ステップS14で、寄生容量抽出手段13は、フィルメタルパターン 挿入済みのレイアウトパターンデータ34、抽出ルール35及び回帰式データベ ース36からの回帰情報に基づき、レイアウトパターンデータ34から抽出ルー ル35に基づきフィルメタルパターンを抽出し、抽出したフィルメタルパターン に関連するパターンの寸法情報に回帰式情報を適宜適用して寄生容量値を含む寄 生容量情報37を得る。その結果、抽出したフィルメタルパターンに対応して置 換絶縁体に付随する寄生容量及び寄生容量値が得られる。

[0045]

このように、実施の形態2では、最終的にフィルメタルパターンを置換絶縁体に置換した半導体集積回路に対して寄生容量(値)の抽出を行うことになるため、実施の形態1と同様、寄生容量の解析時間を含む回路解析時間を大幅に削減することができる。

[0046]

実施の形態2では、上述した実施の形態1と同様の効果に加えて以下の効果を奏する。寄生容量抽出手段13は、レイアウトパターンデータ34及び抽出ルール35に基づきフィルメタルパターンに関連した寸法情報を求め、回帰式情報中の(モデル)寸法情報を参照して、レイアウト部分情報に対応した寄生容量値を抽出するため、パターン照合を行うことない分、高速に寄生容量値を抽出することができる。

[0047]

さらに、レイアウトパターンデータ34には、フィルメタルパターンが既に挿入されているため、レイアウトパターンにフィルメタルパターンを挿入する処理 分の時間短縮化を図ることができる。

[0048]

<実施の形態3>

図8はこの発明の実施の形態3である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。なお、図6と同様の部分については同一の参照符号

を付しその説明を適宜省略する。

[0049]

同図に示すように、フィルメタルパターン挿入手段14はフィルメタルパターン未挿入のレイアウトパターンデータ38及びフィルメタル挿入基準情報39を受ける。フィルメタル挿入基準情報39はフィルメタルパターンの形状、寸法、形成間隔及び種類等、フィルメタル挿入基準を規定する情報を含んでいる。レイアウトパターンデータ38は実施の形態2で用いたレイアウトパターンデータ34からフィルメタルパターンを規定するデータを除いたデータを意味する。

[0050]

フィルメタルパターン挿入手段14は、レイアウトパターンデータ38から配線パターンの密度を算出し、該配線パターン密度に合致したフィルメタル挿入基準をフィルメタル挿入基準情報39から抽出し、抽出したフィルメタル挿入基準に基づきフィルメタルパターンを挿入したデータを得る。その結果、フィルメタルパターン挿入前のレイアウトパターンデータ38にフィルメタルパターンが追加挿入されることにより、フィルメタルパターン挿入済みのレイアウトパターンデータ34と等価なパターンとなる。

[0051]

寄生容量抽出手段13はフィルメタルパターン挿入手段14によってフィルメタルパターンが追加挿入されたレイアウトパターンデータ38、抽出ルール35及び回帰式データベース36に基づき、実施の形態2と同様に寄生容量情報37を出力する。なお、他の構成は図実施の形態2と同様であるため、説明を省略する。

[0052]

図9は実施の形態3の寄生容量抽出装置による寄生容量抽出処理を示すフロー チャートである。

[0053]

ステップS21~S23の処理は、図7で示した実施の形態2のステップS1 1~S13と同様であるため、説明を省略する。

[0054]

ステップS24において、フィルメタルパターン挿入手段14は、フィルメタルパターン抜きのレイアウトパターンデータ38及びフィルメタル挿入基準情報39に基づき、レイアウトパターンデータ38にフィルメタルパターンを追加挿入する。

[0055]

そして、ステップS25で、寄生容量抽出手段13は、ステップS24の処理によってレイアウトパターンデータ38にフィルメタルパターンが追加されたデータ、抽出ルール35及び回帰式データベース36からの回帰情報に基づき、フィルメタルが追加挿入されたレイアウトパターンデータ38から抽出ルール35に基づきフィルメタルパターンを抽出し、抽出したフィルメタルパターンに関連した寸法情報に回帰式情報を適宜適用して寄生容量値を含む寄生容量情報37を得る。

[0056]

実施の形態3では実施の形態1に加え、以下の効果を奏する。フィルメタルパターン挿入手段14は、フィルメタルパターンが挿入されていないレイアウトパターンデータ38及びフィルメタル挿入基準情報39を受け、フィルメタル挿入基準情報39に基づき、レイアウトパターンデータ38にフィルメタルパターンを追加挿入するため、フィルメタルパターン挿入済みのレイアウトパターンデータ(レイアウトパターンデータ34相当)を予め準備する必要がない分、レイアウトパターンデータの作成手間を削減することができる。

[0057]

また、実施の形態2と同様、回帰式データベース36の回帰式情報を参照する ことにより、高速に寄生容量値を抽出することができる効果も奏する。

[0058]

<実施の形態4>

図10はこの発明の実施の形態4である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。なお、図6と同様の部分については同一の参照符号を付しその説明を適宜省略する。

[0059]

同図に示すように、寄生容量抽出手段15はフィルメタルパターン挿入済みのレイアウトパターンデータ34、容量値データベース33及び抽出ルール35を受ける。寄生容量抽出手段15は、レイアウトパターンデータ34及び抽出ルール35によって寄生容量が付随するフィルメタルパターン(及びそれ関連した配線パターン)を認識し、認識したフィルメタルパターンと容量値データベース33に登録されたフィルメタルパターン(及びそれ関連した配線パターン)とのパターン照合を行う。そして、寄生容量抽出手段15は、上記パターン照合で一致したフィルメタルパターンに対応する寄生容量値を容量値データベース33から抽出することにより、寄生容量情報37を得る。なお、他の構成は実施の形態2と同様であるため、説明を省略する。

[0060]

図11は実施の形態4の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。

[0061]

ステップS31, S32の処理は、図7で示した実施の形態2のステップS1 1, S12と同様であるため、説明を省略する。

[0062]

ステップS33において、寄生容量抽出手段15は、前述したように、容量値 データベース33、レイアウトパターンデータ34及び抽出ルール35に基づき 、パターン照合により、寄生容量値を含む寄生容量情報37を得る。

[0063]

実施の形態4では実施の形態1に加え、以下の効果を奏する。寄生容量抽出手段15は、レイアウトパターンデータ34及び抽出ルール35に基づき抽出したフィルメタルパターンと容量値データベース33内の寄生容量値に対応するフィルメタルパターンモデルとをパターン照合して、パターン照合結果に基づき寄生容量値を抽出するため、寄生容量値を高精度に抽出することができる。

[0064]

また、実施の形態2と同様、レイアウトパターンデータ34には、フィルメタルパターンが既に挿入されているため、レイアウトパターンにフィルメタルパタ

ーンを挿入する処理分の時間短縮化を図ることができる。

[0065]

<実施の形態5>

図12はこの発明の実施の形態5である半導体集積回路の寄生容量抽出装置の 構成を示すブロック図である。なお、図8あるいは図10と同様の部分について は同一の参照符号を付しその説明を適宜省略する。

[0066]

同図に示すように、フィルメタルパターン挿入手段14は、実施の形態3と同様、フィルメタルパターン抜きのレイアウトパターンデータ38から配線パターンの密度を算出し、該配線パターン密度に合致したフィルメタル挿入基準をフィルメタル挿入基準情報39から抽出し、抽出したフィルメタル挿入基準に基づきフィルメタルパターンをレイアウトパターンデータ38に追加挿入する。

[0067]

寄生容量抽出手段15は、実施の形態4と同様、フィルメタルパターン挿入手段14によってレイアウトパターンデータ38にフィルメタルパターンが追加挿入されたデータ、容量値データベース33及び抽出ルール35を受ける。生容量抽出手段15は、レイアウトパターンデータ38、これに追加されたフィルメタルパターン及び抽出ルール35によって寄生容量が付随するフィルメタルパターンを認識し、認識したフィルメタルパターンと容量値データベース33に登録されたフィルメタルパターンとのパターン照合を行う。そして、寄生容量抽出手段15は、上記パターン照合で一致したフィルメタルパターンに対応する寄生容量値を容量値データベース33から抽出することにより、寄生容量情報37を得る。なお、他の構成は実施の形態3あるいは実施の形態4と同様であるため、説明を省略する。

[0068]

図13は実施の形態5の寄生容量抽出装置による寄生容量抽出処理を示すフロ ーチャートである。

[0069]

ステップS41, S42の処理は、図7で示した実施の形態1のステップS1

1、S12と同様であるため、説明を省略する。

[0070]

ステップS43において、フィルメタルパターン挿入手段14は、フィルメタルパターン抜きのレイアウトパターンデータ38及びフィルメタル挿入基準情報39に基づき、レイアウトパターンデータ38にフィルメタルパターンを追加挿入する。

[0071]

ステップS44において、寄生容量抽出手段15は、前述したように、容量値 データベース33、レイアウトパターンデータ38、ステップS43で追加され たフィルメタルパターン及び抽出ルール35に基づき、パターン照合により、寄 生容量値を含む寄生容量情報37を得る。

[0072]

実施の形態5では実施の形態1に加え、以下の効果を奏する。実施の形態3と 同様、フィルメタルパターン挿入手段14は、レイアウトパターンデータ38に フィルメタルパターンを追加挿入するため、レイアウトパターンデータの作成手 間を削減することができる。

[0073]

さらに、寄生容量抽出手段15は、実施の形態4と同様、フィルメタルパターンと容量値データベース33内の寄生容量値に対応するフィルメタルパターンモデルとをパターン照合することにより、寄生容量値を高精度に抽出することができる。

[0074]

【発明の効果】

以上説明したように、この発明おける請求項1記載の寄生容量抽出装置において、寄生容量抽出手段によって抽出される寄生容量値は、ダミー配線パターンから置換された置換絶縁体に付随する寄生容量の寄生容量値となる。このため、ダミー配線パターンから直接、寄生容量値を求める場合に比べて、寄生容量数を削減することができる。

[0075]

例えば、ダミー配線パターンの上下の層にそれぞれ配線パターンが存在する場合、ダミー配線パターンと上下の配線パターンとの間に2つの寄生容量が発生するが、ダミー配線パターンを置換絶縁体に置換した後は、1つの寄生容量に削減することができる。この際、置換絶縁体の誘電率が層間絶縁膜より大きく設定されているため、置換前後の半導体集積回路の寄生容量の等価性は維持される。

[007.6]

その結果、寄生容量値の解析精度を維持しなかがら寄生容量値の解析時間を大幅に削減することができる効果を奏する。

[0077]

この発明おける請求項6記載の寄生容量抽出方法は、ステップ(b) でダミー配線パターンを置換絶縁体に置換し、ステップ(c) で置換絶縁体に付随する寄生容量の寄生容量値を抽出しているため、ダミー配線パターンから直接、寄生容量の寄生容量値を求める場合に比べて、寄生容量数を削減することができる。

[0078]

その結果、寄生容量値の解析精度を維持しなかがら寄生容量値の解析時間を大幅に削減することができる効果を奏する。

【図面の簡単な説明】

- 【図1】 フィルメタル部分と配線との間に寄生容量の状態を示す説明図である。
- 【図2】 実施の形態1による半導体集積回路の寄生容量抽出方法におけるフィルメタル置換処理を示す説明図である。
 - 【図3】 置換絶縁体に置き換え後の等価回路を示す回路図である。
- 【図4】 図1の寄生容量C11, C12からなる等価回路を示す回路図である。
- 【図5】 実施の形態1による半導体集積回路の寄生容量抽出方法を示すフローチャートである。
- 【図6】 この発明の実施の形態2である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。
 - 【図7】 実施の形態2の寄生容量抽出装置による寄生容量抽出処理を示す

フローチャートである。

- 【図8】 この発明の実施の形態3である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。
- 【図9】 実施の形態3の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
- 【図10】 この発明の実施の形態4である半導体集積回路の寄生容量抽出 装置の構成を示すブロック図である。
- 【図11】 実施の形態4の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
- 【図12】 この発明の実施の形態5である半導体集積回路の寄生容量抽出 装置の構成を示すブロック図である。
- 【図13】 実施の形態5の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
 - 【図14】 フィルメタル多層構造を示す断面図である。
 - 【図15】 図14の構造による寄生容量形成状況を示す説明図である。
- 【図16】 図15で示した寄生容量を含めた配線要素L1, L2間の等価回路を示す回路図である。
 - 【図17】 フィルメタル要素の抵抗補間処理例を示す説明図である。


【符号の説明】

1, 2 絶縁層、3 置換絶縁体、11 電磁界解析手段、12 回帰分析手段、13, 15 寄生容量抽出手段、14 フィルメタルパターン挿入手段、3 1 配線縦構造情報 31、32 配線パターンライブラリ、33 容量値データベース、34, 38 レイアウトパターンデータ、35 抽出ルール、36 回帰式データベース、37 寄生容量情報、39 フィルメタル挿入基準情報、f 1~f 3 フィルメタル要素、L1, L2 配線要素。

【書類名】

図面

【図1】



1,2:絶縁層

L1, L2:配線要素


f1:フィルメタル

【図2】




3:置換絶縁体


【図3】




【図4】



【図5】




【図6】




【図7】


열 보험하는 내용이 등 병




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】



【図16】



【図17】



【書類名】

要約書

【要約】

【課題】 フィルメタルを有する半導体集積回路に対して、回路解析精度を維持しつつ、回路解析時間の削減を図った半導体集積回路の寄生容量抽出装置を得る

【解決手段】 電磁界解析手段11は最終的に、配線パターンライブラリ32中のフィルメタルパターンを高誘電率の絶縁体に置換し、該絶縁体に付随する寄生容量の寄生容量値とフィルメタルパターンとを対応づけた寄生容量値情報を容量値データベース33に蓄積する。回帰分析手段12はフィルメタルパターン及びそれに関連する寸法情報から寄生容量値を導き出すための回帰式情報を回帰式データベース36に蓄積する。寄生容量抽出手段13は、レイアウトパターンデータ34及び抽出ルール35に基づき、フィルメタルパターンに関連した寸法情報に回帰式情報の回帰式を適用しながら、置換絶縁体に付随する寄生容量の寄生容量値を求め寄生容量情報37を出力する。

【選択図】

図6

出願人履歴情報

識別番号

[0.00006013]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 東京都千代田区丸の内2丁目2番3号

氏 名 三菱電機株式会社